전체메뉴

[애플경제 전윤미 기자] 반도체칩을 구성하는 반도체 소자 아키텍처는 반도체 기술의 핵심이다. 이는 차세대 반도체아키텍처 기술이라고 할 수 있다. 이를 위한 두가지 주요 첨단 기술은 GAA(Gate-All-Around, 게이트 올 어라운드)트랜지스터와, 3차원 집적 소자 기술이 꼽힌다. 향후 반도체 기술 첨단화의 주요 요소라고 할 수 있다.

현재의 ‘FinFET’ 기술은 누설전류를 막기 위해 게이트를 드레인과 소스 사이의 채널 3면과 맞닿는 구조다. 그러나 이는 4nm급 공정 노드에서부터는 누설전류를 막을 수 없다는 지적이다. 이에 채널을 게이트 물질이 완전히 감싸는 GAA트랜지스터를 삼성전자 등은 개발한 바 있다.

이는 기존 소자에 비해 성능이 우수하고, 전력 효율성을 기할 수 있다. 그래서 삼성전자의 경우 FinFET 위주의 TSMC를 추월하기 위해 이 기술을 선점한 바 있다. 누설전류를 거의 완벽하게 차단하는 등 최첨단 반도체의 관건이 되는 기술이기도 하다.

GAA트랜지스터, ‘나노와이어, 나노시트’로 구분

GAA 트랜지스터는 드레인과 소스 간의 전류가 흐르는 채널의 형태에 따라 나노와이어(nano-wire)와 나노시트(nano-sheet)로 구분된다. 현재의 FinFET은 채널의 3면이 게이트로 둘러싸인 구조인 반면, GAA는 채널의 4면 모두 게이트로 둘러싸여있다. 이러한 구조적 특징으로 인해 GAA트랜지스터는 누설전압을 효과적으로 차단함으로써 한층 우수한 전류제어 능력을 발휘한다. 다만 채널의 전류 전달 효과를 크게 감소시킨다는게 단점이긴 하다.

GAA트랜지스터의 주요 구성요소는 전류가 유입되는 드레인과 유출되는 소스 간의 전류가 흐르는 채널, 채널을 둘러싸며 전류를 제어하는 게이트로 되어있다. 채널은 주로 실리콘이나 게르마늄 기반의 재료로 만들어졌다. 이러한 구조는 더 작은 크기의 트랜지스터를 만들 수 있으므로, 집적도를 크게 높일 수 있다.

GAA트랜지스터는 크게 나노와이어GAA와 나노시트GAA로 구분할 수 있다. 나노와이어GAA는 원통형 채널 구조를 갖고 있다. 이는 전류제어를 높이고, 누설전류를 낮출 수 있다. 결국 반도체 성능을 극대화할 수 있는 것이다. 이는 그러나 복잡한 제조공정과 전류밀도의 한계가 단점으로 꼽히고 있다.

반면에 나노시트GAA는 넓고 얇은 채널 구조를 갖고 있다. 이는 높은 전류 밀도를 제공하며, 나노와이어에 비해 상대적으로 제조하기 쉽다. 그 때문에 3nm 이하의 공정에서 주로 채택하고 있다.

또한, 수직 나노와이어와 나노시트 구조도 개발되고 있다. 이는 수직으로 세워진 채널 구조덕분에 높은 집적도를 달성할 수 있다. 또한 3D집적기술과의 시너지 효과를 기대할 수 있다. 그러나 이 구조 역시 복잡한 제조공정과 열관리라는 과제를 해결해야 한다.

여러 층 반도체 소자, 수직으로 쌓아

또다른 첨단 기술은 3차원 집적기술이다. 이는 말 그대로 2차원 평면에 집적하는게 아니라, 3차원의 집적을 통해 시스템의 성능과 효율을 극대화하기 위한 방식이다. 이는 반도체 소자를 수직으로 쌓아올림으로써, 기존의 2차원 집적방식보다 한층 높은 고집적도와 고성능을 실현할 수 있게 한다.

이 기술은 한 마디로 여러 층의 반도체 소자를 수직으로 쌓아올리는 것이다. 이는 단순히 소자를 쌓는 것을 넘어서, 칩과 칩 사이, 웨이퍼와 웨이퍼 사이의 연결을 통해 시스템을 통합하는 것까지 포함한다. 이러한 접근 방식은 기존의 2차원 평면구조에서는 불가능했던 고성능을 기대할 수 있다.

3차원 집적기술은 우선 반도체소자의 집적도를 크게 높인다. 3차원 구조를 통해 단위면적당더 많은소자를 집적할 수 있다. 같은 크기의 평면에서 더높은 성능과 기능성을 구현할 수 있다. 이는 특히 모바일기기나 웨어러블디바이스와 같은 소형전자기기에 매우 적합한 기술이기도 하다.

이는 전문가에 따라선 NMOS와 PMOS를 위·아래에 적층, 절반의 면적에 1개의 트랜지스터를 집적하는 것으로 분석한다. 그러나 또다른 전문가들은 NMOS와 PMOS 간의 금속 배선으로 연결해야 하는 공간이 필요하기때문에, 2배 이상의 면적효율이라기보단, 1.5배~2배 수준의 집적도 향상을 기대할 수 있다는 해석이다.

3차원 구조는 또 신호경로를 단축, 지연을 줄이는 반면, 대역폭을 증가시킬 수 있다. 이는 고성능컴퓨팅 시스템이나, 데이터센터에서 특히 중요한 요소이기도 하다. 다만 ‘기생 커패시턴스’를 정확히 모델링하고, 그로 인해 부작용을 최소화할 수 있어야 한다는 주문이다. ‘기생 커패시턴스’는 전자 장치의 회로에 존재하는 원치 않는 정전 용량이다. 이는 전자 장치의 센서에 오차를 발생시킬 수 있으르모, 이를 측정하고 센서를 통해 측정된 값의 오차를 보정하기 위한 방법이 요구될 수 있다.

전력효율성도 크게 증대될 수 있다. 이는 인터커넥트 길이가 감소함에 따라 신호 전송에 필요한 전력소비가 줄어들게 된다. 이는 배터리 수명이 중요한 모바일 기기나 에너지효율이 중요한 데이터센터 등에 매우 유용하다. 또한 전력배선과 신호배선을 분리, 신호무결성도 향상시킬 것으로 기대된다.

이는 또 이종집적기술이기도 하다. 3차원 집적기술을 통해 서로 다른 공정이나 기술로 만들어진 소자들을 하나의 패키지에 통합할 수 있게 된다. 시스템의 다기능화와 소형화를 동시에 달성할 수 있게 해준다. 특히 ‘시스템온칩’(SoC)설계에서 큰 유연성을 제공한다.

다만 전문가들은 3차원 집적기술의 문제점을 지적하기도 한다. 한국지능정보원은 “가장 큰 문제 중 하나는 열관리”라며 “수직으로 적층된 구조로 열이 집중되기 쉬워 효과적인 냉각시스템 설계가 필수적이며, 3D구조에서의 효과적인 테스트 방법론 개발도 중요한 과제”라고 밝혔다.