삼성, ‘2나노’ 도전, 낮은 수율로 어려움 겪어

[애플경제 이보영 기자] 삼성이 최근 2나노(nm) 트랜지스터로 시장을 선점하려고 하지만, 여의치 않은 것으로 전해졌다. 13일 익스트림테크 등 외신에 따르면 시험 결과 수율이 너무 낮아서 향후 전략을 재검토하기 위해 미 텍사스주 테일러에 있는 자사 공장에서 인력을 철수하기 시작했다.

앞서 삼성은 지난 2022년에 3nm에서 양산에 들어간 최초의 파운드리였다. 이는 TSMC보다 거의 6개월, 인텔보다 몇 년 앞서 나간 쾌거로 평가되었다. 그러나 이번에 2나노의 벽을 넘어서는게 만만찮은 셈이다.

차세대 트랜지스터는 모두 ‘FinFET’ 대신 GAA(게이트 올 어라운드) 설계를 사용한다. 삼성은 이미 3nm 이하 노드에 이 기술을 채택했다. TSMC와 인텔은 아직 그런 수준에는 도달하지 못했다. 삼성은 내친김에 2nm에까지 도전하며 격차를 벌리려고 했으나, 현재로선 난관에 부딪힌 것으로 알려졌다.

외신은 국내 한 언론과 인터뷰를 한 삼성 관계자의 말을 빌려 “3nm와 2nm 공정 모두 현재 매우 낮은 수율로 어려움을 겪고 있으며, 2nm 버전은 수율이 10-20%에 불과하다”고 전했다.

또 삼성의 모든 ‘게이트 올라운드’ 노드의 수율이 50% 미만으로 낮아서 어려움을 겪고 있다. 또한 2세대 3nm 공정을 2nm로 리브랜딩한 것도 한 원인으로 알려졌다. 애초 3nm에서 수율이 낮았는데, 그 공정을 더욱 최적화하려고 하는 바람에 수율이 더 낮아졌을 것이란 얘기다. 반면에 경쟁 파운드리 TSMC는 3nm 수율이 약 60-70%에 달한 것으로 파악되고 있다. 그 때문에 수율만 높였더라도 삼성이 확보할 수 있었던 수주 계약을 가로챈 것으로 알려졌다.

그런 대표적인 거래가 퀄컴의 차기 스냅드래곤 8 Gen 4 칩이다. 기술매체 Wccftech에 따르면, 퀄컴은 일단 TSMC에 발주했지만, 앞으로 삼성이 더 나은 가격을 제시할 경우 5세대 후속 제품을 이 회사에 맡길 가능성이 크다는 전망이다.

이전에도 삼성은 TSMC와 인텔의 계약을 따내기 위해 “2nm를 할인된 가격으로 제공할 것”이라고 밝힌 것으로 알려졌다. 그러나 문제는 계약을 따내기 위해선 수율부터 개선하는게 숙제다.

또 파운드리로서 삼성의 앞날은 결코 녹록지 않다는 분석이다. 파운드리 부문에서 TSMC가 무려 62.3%를 장악하는데 비해 삼성은 시장의 11%만 점유하는 수준이다. 이와 관련헤, 지난 5월에 새로 임명된 전영현 부회장은 반도체 부문 직원들에게 “새로운 기업 문화가 필요하다”는 경고문을 날리기도 했다. 로이터 통신에 따르면 삼성은 또한 각국 지사를 포함한 전 세계 인력의 최대 30%를 감축할 예정이다. 그러나 이번 텍사스 공장의 인력 감축 등이 그런 조치의 일환인지, 아니면 낮은 수율로 인한 ‘2nm’ 문제에서 비롯된 결과인지는 불분명하다는 관측이다.